article/2025/2/27 22:32:57

http://www.mzlw.cn/Pmj1jRYX.shtml

相关文章

DDR2学习笔记（1）

DDR2学习笔记（1）

这是我学习的芯片MT47H16M16BG-5E：配置如下： Configuration 16 Meg x 16 (4 Meg x 16 x 4) 16M16 FBGA Package Lead-Free 84-ball FBGA (8mm x 14)mm BG Timing – Cycle Time 5.0ns CL 3 (DDR2-400) -5E DDR2功能模块如下图所示： …
阅读更多...
LATTICE进阶篇DDR2--(3)DDR2仿真DEBUG记录

LATTICE进阶篇DDR2--(3)DDR2仿真DEBUG记录

一、DDR2.v中的参数未加载 Error:: (vlog-2730) Undefined variable: BA_BITS. 解决办法：在ddr2_db_width_64.v和ddr2.v中加入参数文件。 PS：此处用的是相对路径。将tb_config_params.v和ddr_sdram_mem_params.v两个参数文件放到ddr2_db_width_64.v和dd…
阅读更多...
ddr2的上电顺序_DDR2布线规则(一)

ddr2的上电顺序_DDR2布线规则(一)

DDR2布线规则(一) 一、寄存器配置 1、在读数据时，打开主控端的ODT，关闭DDR2端的 ODT；而在写数据时，则相反；数据线空闲时，则关闭两端的ODT。 2、对于DDR2 800，设置寄存器，使主控端和D…
阅读更多...
在ModelSim中查看DDR2中的数据

在ModelSim中查看DDR2中的数据

文章目录 问题描述解决方案 问题描述 Modelsim中的仿真结果不符合预期，想查看DDR2中存储的数据，来确定问题是出现在写过程还是读过程 发现Memory List中的mem_array深度和位宽都不太对 打开里面的数据也是没看懂 解决方案 更换模型文件，使…
阅读更多...
DDR2 SDRAM（二）信号和时序

DDR2 SDRAM（二）信号和时序

一、接口 参考DDR2 SDRAM MT47H256M4芯片手册，其结构框图如下所示。 与SDRAM相同的接口不在赘述，这里只描述不同的。 a) CK和CK#：差分时钟信号。 b) DQS和DQS#：随路时钟。DQ在DQS的上升/下降沿变化，DQS的方向和DQ一致…
阅读更多...
DDR2 IP核调式记录2

DDR2 IP核调式记录2

本文相对简单，只供自己看看就行。从其它的博客找了个代码，然后记录下仿真波形。 1. 功能 直接使用quartus生成的DDR2 IP核，然后实现循环 -->写入burst长度的数据后读出。 代码数据的传输是32位，实际使用了两片IC。因此IP核也是…
阅读更多...
从内部结构分析DDR2到DDR3的变化及DDR3原理图分析

从内部结构分析DDR2到DDR3的变化及DDR3原理图分析

基于FPGA的DDR相关知识导航界面，点击查看。 1、概述 内存的升级都是为容量和读写速度服务的，每次升级无疑会使容量、读写速度增加、功耗降低，从而引起的一些硬件和时序变化。 从SDRAM芯片内部结构分析其原理，从内部结构讲解SDRAM与…
阅读更多...
ALTERA DDR2 IP核调试记录

ALTERA DDR2 IP核调试记录

一、创建IP核 以管理员方式打开QUARTUS II 13.0,新建一个工程，打开MegaWizard plug-in manager 找到interface>>external memory>>ddr2，选择第二个IP核，IP核地址选择放在工程同一个文件夹下， 等待IP核设置GUI跳出来，win7系统下该图形界面显示不全，可以先将…
阅读更多...
FPGA DDR2操作

FPGA DDR2操作

SDRAM: SDRAM中地址线是复用的（行地址线、列地址线） 通过触发时间不同区分开（行列地址选通） 对SDRAM的操作先是bank地址与行地址选通，然后是列地址选通，从列地址选通到第一笔数据输出到总线上&#xff08…
阅读更多...
DDR2 SDRAM（五）初始化

DDR2 SDRAM（五）初始化

因为DDR2本质上只是更高级的一种SRAM，底层操作原理和SRAM是一样的，所以很多基础的东西就不再赘述了。 一、原理 在初始化之前，DDR2芯片需要先上电，芯片有多个需要提供的电压，其大小和顺序也有要求，这部分…
阅读更多...
【专篇】DDR2 SDRAM-01总体介绍

【专篇】DDR2 SDRAM-01总体介绍

概念 DDR2 SDRAM（Double Data Rate 2 Synchronous Dynamic Random Access Memory），即第二代双倍数据率同步动态随机存取存储器，是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准。 DDR2 SDRAM采用了在时钟的上升沿和下降沿同时进行数据传输的基本方式，这…
阅读更多...
DDR2 IP核调试记录1

DDR2 IP核调试记录1

一、IP核生成不成功可能原因 1、打开 Quartus II 软件时，请右键选择以管理员方式运行，切记，否则可能导致 IP 生成不成功。 2、创建工程时不要将工程创建在和 Quartus II 安装目录相同的盘符下，否则可能导致生产 IP 失败。 3、如果…
阅读更多...
DDR2 SDRAM（四）控制器设计初步

DDR2 SDRAM（四）控制器设计初步

对于DDR系列存储器的使用，常常会直接例化成熟的IP，Quartus II中可以调用DDR2 SDRAM Controller with ALTMEMPHY，Vivado中则可以调用MIG，在数字IC领域也有相关的IP核可以直接使用，一定程度上避开了了DDR接口设计这个难题…
阅读更多...
从内部结构分析DDR到DDR2的变化

从内部结构分析DDR到DDR2的变化

基于FPGA的DDR相关知识导航界面，点击查看。 1、DDR2设计思路 前文分别讲解了SDRAM的工作原理和SDRAM到DDR的变化，DDR采用双沿传输数据，为了提高传输数据的速率，先后推出了DDR-200、DDR-266、DDR-333、DDR-400，后面的数…
阅读更多...
DDR2实验

DDR2实验

ddr就是双倍速率的SDRAM，用差分时钟线clkn和clkp传输数据。电压等级降到2.5，ddr2降到1.8v。 使用的 Micron DDR2 的颗粒 MT47H64M16，此 DDR 芯片的容量为1Gb。DDR2和 FPGA 之间的连接的数据宽度都为 16bit。配置引脚有要求，DDR2要…
阅读更多...
DDR2 SDRAM 与 DDR SDRAM 区别

DDR2 SDRAM 与 DDR SDRAM 区别

目录 DDR2 SDRAM 与 DDR SDRAM 区别前言概述结构框图模式寄存器扩展模式寄存器RDQSOn-Die Termination (ODT)Off-Chip Driver (OCD) Impedance CalibrationPosted CAS Additive Latency (AL)SRT 时序初始化时序读写时序 附件一：DDR2 SDRAM 状态跳转图附件二&#xf…
阅读更多...
ddr2

ddr2

关于使用ISE创建mig核的步骤 文章目录 关于使用ISE创建mig核的步骤前言一、背景二、创建步骤 总结 前言 一、背景 本文仅仅简单介绍了使用ISE创建DDR的步骤和注意事项，下一遍会介绍MIG核的控制时序。 二、创建步骤 这里可以选择需要例化的DDR类型，本例…
阅读更多...
DDR,DDR2,DDR3,DDR4,LPDDR区别

DDR,DDR2,DDR3,DDR4,LPDDR区别

DDR,DDR2,DDR3,DDR4,LPDDR区别 作者：AirCity 2019.12.17 Aircity007sina.com 本文所有权归作者Aircity所有 1 什么是DDR DDR是Double Data Rate的缩写，即“双比特翻转”。DDR是一种技术，中国大陆工程师习惯用DDR称呼用了DDR技术的SDRAM&…
阅读更多...
DDR2/3 SDRAM学习笔记

DDR2/3 SDRAM学习笔记

随路时钟概念 Dq(数据总线）与Dqs(时钟信号）构成随路时钟。 在Dqs上升或下降沿翻转Dq数据总线信号。 注意：dq与dqs为双线信号。两个信号都由发送方发送。dqs为数据同步信号。 ODT引脚：片上终端电阻，数据线接上拉电阻。…
阅读更多...
DDR2 SDRAM（一）基础知识

DDR2 SDRAM（一）基础知识

写在前面 我只是个初学者，本文主要做学习记录用，有不足还望指点。 在看DDR2系列之前，希望先完成SDRAM及其控制器-CSDN博客的学习。 一、概念 1. SDRAM SDRAM 的全称为Synchronous Dynamic Random Access Memory（同步动态随机…
阅读更多...
推荐文章

Copyright @ 2022~2023