这是我学习的芯片MT47H16M16BG-5E:配置如下: Configuration 16 Meg x 16 (4 Meg x 16 x 4) 16M16 FBGA Package Lead-Free 84-ball FBGA (8mm x 14)mm BG Timing – Cycle Time 5.0ns CL 3 (DDR2-400) -5E DDR2功能模块如下图所示: …
一、接口
参考DDR2 SDRAM MT47H256M4芯片手册,其结构框图如下所示。 与SDRAM相同的接口不在赘述,这里只描述不同的。
a) CK和CK#:差分时钟信号。 b) DQS和DQS#:随路时钟。DQ在DQS的上升/下降沿变化,DQS的方向和DQ一致…